PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-022145

(43) Date of publication of application: 24.01.2003

(51)Int.CI.

GO6F 1/08 G06F 1/06 H03K 5/00 H03K 17/00

(21)Application number: 2001-204947

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

05.07.2001

(72)Inventor:

MASUDA MASASHI


YAMASHITA HIROYOSHI

HARA AKIO KITAGAWA KOJI

(54) CLOCK CONTROLLER AND METHOD FOR CONTROLLING CLOCK

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent lowering of internal voltage than an assurance range by reducing voltage fluctuation in transition from a lowspeed clock to a high-speed clock and thus, to evade occurrence of a malfunction in clock control to switch and control clocks to be used in a semiconductor integrated circuit such as a microcontroller. SOLUTION: In switching a clock source from the low-speed clock to the high-speed clock, the clocks are switched after setting the clock source in a sleep mode, or the sleep mode is set after switching the clocks, or transition to the sleep mode and switching of the clocks are simultaneously performed and after that, the clock source is restored from the sleep mode to a normal mode when oscillation of the high-speed clock and the internal voltage are stabilized.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-22145 (P2003-22145A)

(43)公開日 平成15年1月24日(2003.1.24)

(51) Int.Cl. ⁷	識別記号	ΡI	テーマコード(参考)
G06F 1/0	3	H 0 3 K 17/00	F 5B079
1/00	5	G06F 1/04	320A 5J055
# H03K 5/00)		3 1 0 A
17/00)	H03K 5/00	X
		審査請求 未請求	で 請求項の数10 OL (全 16 頁)
(21)出顧番号	特顧2001-204947(P2001-204947)	, , , , , , , , , , , , , , , , , , ,	
			株式会社
(22)出顧日	平成13年7月5日(2001.7.5)	神奈川県川崎市中原区上小田中4丁目1番	
		1号	
		(72)発明者 増田	••
			県川崎市中原区上小田中4丁目1番
			富士通株式会社内
		(72)発明者 山下	
			県川崎市中原区上小田中4丁目1番
		-	富士通株式会社内
		(74)代理人 100104	
		弁理 士	酒井 昭徳
			最終頁に続く


(54) 【発明の名称】 クロック制御装置およびクロック制御方法

(57)【要約】

【課題】 マイクロコントローラ等の半導体集積回路で使用されるクロックの切り替え制御をおこなうクロック制御において、低速クロックから高速クロックへ遷移するときの電圧変動を小さくして、内部電圧が保証範囲を下まわるのを防ぎ、それによって誤動作の発生を回避すること。

【解決手段】 クロックソースを低速クロックから高速クロックに切り替える際に、スリープモードにしてからクロックを切り替えるか、またはクロックを切り替えた後にスリープモードにするか、またはスリープモードへの遷移とクロックの切り替えを同時におこない、その後、高速クロックの発振および内部電圧が安定したらスリープモードから通常モードへ復帰する。

本発明にかかるクロック制御ユニットを搭載した マイクロコントローラの要部を示すブロック図



【特許請求の範囲】

【請求項1】 低速クロックを供給する低速クロック供 給手段と、

前記低速クロックよりも周波数の高い高速クロックを供 給する高速クロック供給手段と、

前記低速クロック供給手段から出力された低速クロック と前記高速クロック供給手段から出力された高速クロッ クのいずれか一方を選択する選択手段と、

前記選択手段による出力クロックの選択を制御する制御 手段と、

現クロックより速いクロックへの切り替え対象となる1 または2以上のユニットに、前記選択手段が前記現クロ ックより速いクロックを選択して出力する前に当該ユニ ットをスリープ状態に遷移させ、かつ前記現クロックよ り速いクロックが出力された後に当該ユニットを通常状 態に遷移させるスリープ制御手段と、

を具備することを特徴とするクロック制御装置。

【請求項2】 低速クロックを供給する低速クロック供 給手段と、

給する高速クロック供給手段と、

前記低速クロック供給手段から出力された低速クロック と前記高速クロック供給手段から出力された高速クロッ クのいずれか一方を選択する選択手段と、

前記選択手段による出力クロックの選択を制御する制御 手段と、

現クロックより速いクロックへの切り替え対象となる 1 または2以上のユニットに、前記選択手段が前記現クロ ックより速いクロックを選択して出力した直後に当該ユ ニットをスリープ状態に遷移させ、かつその後に再び当 30 該ユニットを通常状態に遷移させるスリープ制御手段 と、

を具備することを特徴とするクロック制御装置。

【請求項3】 低速クロックを供給する低速クロック供 給手段と、

前記低速クロックよりも周波数の高い高速クロックを供 給する高速クロック供給手段と、

前記低速クロック供給手段から出力された低速クロック と前記高速クロック供給手段から出力された高速クロッ クのいずれか一方を選択する選択手段と、

前記選択手段による出力クロックの選択を制御する制御 手段と、

現クロックより速いクロックへの切り替え対象となる 1 または2以上のユニットに、前記選択手段が前記現クロ ックより速いクロックを選択して出力すると同時に当該 ユニットをスリープ状態に遷移させ、かつその後に再び 当該ユニットを通常状態に遷移させるスリープ制御手段 と、

を具備することを特徴とするクロック制御装置。

【請求項4】 前記現クロックより速いクロックへの切 50 数のユニットに対し、1または2以上のユニット毎にま

り替え対象となるユニットが複数ある場合、前記スリー プ制御手段は、前記現クロックより速いクロックへの切 り替え時にスリープ状態に遷移させた複数のユニットを 2回以上に分けて通常状態に遷移させることを特徴とす る請求項1~3のいずれか一つに記載のクロック制御装

2

【請求項5】 低速クロックを供給する低速クロック供 給手段と、

前記低速クロックよりも周波数の高い高速クロックを供 10 給する高速クロック供給手段と、

前記低速クロック供給手段から出力された低速クロック と前記高速クロック供給手段から出力された高速クロッ クのいずれか一方を選択する選択手段と、

前記選択手段による出力クロックの選択を制御する制御 手段と、

現クロックより速いクロックへの切り替え対象となる複 数のユニットに対し、1または2以上のユニット毎にま とめて、前記選択手段が前記現クロックより速いクロッ クを選択して出力する前に当該ユニットをスリープ状態 前記低速クロックよりも周波数の高い高速クロックを供 20 に遷移させ、かつ前記現クロックより速いクロックが出 力された後に当該ユニットを通常状態に遷移させるスリ ープ制御手段と、

を具備することを特徴とするクロック制御装置。

【請求項6】 低速クロックを供給する低速クロック供 給手段と、

前記低速クロックよりも周波数の高い高速クロックを供 給する高速クロック供給手段と、

前記低速クロック供給手段から出力された低速クロック と前記高速クロック供給手段から出力された高速クロッ クのいずれか一方を選択する選択手段と、

前記選択手段による出力クロックの選択を制御する制御 手段と、

現クロックより速いクロックへの切り替え対象となる複 数のユニットに対し、1または2以上のユニット毎にま とめて、前記選択手段が前記現クロックより速いクロッ クを選択して出力した直後に当該ユニットをスリープ状 態に遷移させ、かつその後に再び当該ユニットを通常状 態に遷移させるスリープ制御手段と、

を具備することを特徴とするクロック制御装置。

【請求項7】 低速クロックを供給する低速クロック供 40 給手段と、

前記低速クロックよりも周波数の高い高速クロックを供 給する高速クロック供給手段と、

前記低速クロック供給手段から出力された低速クロック と前記高速クロック供給手段から出力された高速クロッ クのいずれか一方を選択する選択手段と、

前記選択手段による出力クロックの選択を制御する制御 手段と、

現クロックより速いクロックへの切り替え対象となる複

とめて、前記選択手段が前記現クロックより速いクロッ クを選択して出力すると同時に当該ユニットをスリープ 状態に遷移させ、かつその後に再び当該ユニットを通常 状態に遷移させるスリープ制御手段と、

を具備することを特徴とするクロック制御装置。

【請求項8】 低速クロックを供給する低速クロック供 給手段と、

前記低速クロックよりも周波数の高い高速クロックを供 給する高速クロック供給手段と、

前記低速クロック供給手段から出力された低速クロック 10 と前記高速クロック供給手段から出力された高速クロッ クのいずれか一方を選択する選択手段と、

前記選択手段による出力クロックの選択を制御する制御 手段と、

前記選択手段により選択されて出力された高速クロック を分周する分周手段と、

前記分周手段が現クロックより速いクロックへの切り替 え対象となるユニットに供給するクロックが段階的に速 くなるように、前記分周手段の分周比を設定する分周比 設定手段と、

を具備することを特徴とするクロック制御装置。

【請求項9】 前記現クロックより速いクロックへの切 り替え対象となるユニットに、前記分周手段が分周比の 異なるクロックを出力するたびに、前記分周比の異なる クロックの出力直後に当該ユニットをスリープ状態に遷 移させ、かつその後に再び当該ユニットを通常状態に遷 移させるスリープ制御手段をさらに具備することを特徴 とする請求項8に記載のクロック制御装置。

【請求項10】 現クロックより速いクロックへの切り 替え対象となる1または2以上のユニットをスリープ状 30 態に遷移させる工程と、

スリープ状態の当該ユニットに供給するクロックを前記 現クロックより速いクロックに切り替える工程と、

前記現クロックより速いクロックに切り替えた当該ユニ ットを通常状態に遷移させる工程と、

を含むことを特徴とするクロック制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロコントロ ーラ等の半導体集積回路で使用されるクロックの切り替 え制御をおこなうクロック制御装置およびクロック制御 方法に関する。

【0002】近年、マイクロコントローラ等では、PL Lによって原発振を逓倍したクロックが用いられてお り、それによって高速動作が実現されている。このよう に、クロックスピードの高速化が求められているが、そ の一方で、低消費電力動作を両立するために低速での動 作も要求されている。したがって、目的に応じてクロッ クスピードを切り替えることになるが、低速のクロック スピードと高速のクロックスピードとの切り替えをスム 50 部電圧Vccが保証範囲を下まわってしまうことがあ

ーズにおこなう必要がある。

[0003]

【従来の技術】図16は、従来のクロック制御ユニット を搭載したマイクロコントローラの要部を示すブロック 図である。このマイクロコントローラ1は、クロックの 切り替え制御をおこなうCユニット(C-unit) 2、CP U本体(コア)となるEユニット(E-unit) 11、およ び外部バスインターフェースの制御をおこなうTユニッ ト (T-unit) 12が内部バス13に接続された構成とな っている。

【0004】Cユニット2は、外部発振入力(X0)を 2分周する2分周器(1/2)21、外部発振入力(X 0)を逓倍するPLL22、および2分周器21の出力 クロックおよびPLL22の出力クロックのいずれかー 方を選択するセレクタ23を有する。セレクタ23はク ロックソース切り替えレジスタ24の格納値に応じてク ロックの選択をおこなう。また、Cユニット2は、セレ クタ23の出力クロックをそれぞれ分周して、CPU本 体向けのクロックCLKBを出力するCLKB用nb分 20 周器 (1/nb) 25、外部バスインターフェース向けのク ロックCLKTを出力するCLKT用nt分周器(1/n t) 26、および周辺回路向けのクロックCLKPを出 力するCLKP用np分周器(1/np) 27を有する。こ れらCLKB用nb分周器(1/nb)25、CLKT用nt 分周器 (1/nt) 26、CLKP用np分周器 (1/np) 2 7の分周比は、分周設定レジスタ28の格納値に応じて 設定される。

【0005】上述した構成のマイクロコントローラ1で は、そのリセット解除後に、まず2分周器21により外 部発振入力(X0)の2分周で動作する。この2分周で 動作している期間に各種初期化動作がおこなわれる。つ づいて、PLL22の逓倍率が設定され、PLL22の 発振が安定した後、分周設定レジスタ28に、目的の周 波数になるように分周比が設定される。その後、内部回 路への供給クロックを外部発振入力(XO)の2分周か らPLL系クロックへ切り替えるために、クロックソー ス切り替えレジスタ24に「1」を書き込んでPLL2 2をイネーブルさせる。これによって、マイクロコント ローラ1の内部クロックは低速から高速へ遷移し、した 40 がってマイクロコントローラ1は高速で動作することに なる。

[0006]

【発明が解決しようとする課題】しかしながら、上述し た従来のクロック制御ユニットを搭載したマイクロコン トローラ1では、図17に示すように、クロックソース を低速クロック(たとえば2MHz)から高速クロック (たとえば 6 4 M H z) に切り替えるときに内部回路の 消費電流 I c c がたとえば 10 m A から 300 m A に急 激に増加する。そのため、大きな電圧降下が起こり、内

30

り、それによって誤動作が発生するという問題点があ る。

【0007】本発明は、上記問題点に鑑みてなされたも のであって、低速クロックから高速クロックへ遷移する ときの電圧変動を小さくして、内部電圧が保証範囲を下 まわるのを防ぎ、それによって誤動作の発生を回避する ことが可能なクロック制御装置およびクロック制御方法 を提供することを目的とする。

[0008]

【課題を解決するための手段】上記目的を達成するた め、本発明は、クロックソースを低速クロックから高速 クロックに切り替える際に、クロック切り替え対象とな るユニットをスリープモードにしてからクロックを切り 替えるか、またはクロックを切り替えた後にスリープモ ードにするか、またはスリープモードへの遷移とクロッ クの切り替えを同時におこない、その後、高速クロック の発振および内部電圧が安定したらスリープモードから 通常モードへ復帰する構成としたものである。

【0009】この発明によれば、クロックを低速から高 速に切り替える際にクロック切り替え対象となるユニッ トがスリープモードに移行することによって、内部抵抗 が大きくなり、電圧降下の時間軸に対する度合いがさが る。したがって、内部電圧が復帰するまで保証電圧を保 持することができる。また、スリープモードへ移行する ことによって、クロック切り替え対象となるユニットに おいて、スリープモードへの移行時の状態が保持され る。

【0010】この発明において、スリープモードを解除 する対象となるユニットが複数ある場合には、それら複 数のユニットに対する各スリープ信号を同時ではなく、 段階的に解除するようにしてもよい。そうすれば、スリ ープ信号を解除する際の内部抵抗の変化が小さくなるの で、消費電流の変化度合いが小さくなり、内部電圧の降 下を緩和することができる。したがって、内部電圧が復 帰するまで保証電圧を保持することができる。

【0011】また、内部クロックが複数ある場合には、 上述したクロックソースの切り替えを各内部クロック毎 におこなう構成とする。それによって、複数の内部クロ ックが同時ではなく、順次高速クロックに切り替わるの で、消費電流の変化幅が少しずつになり、内部電圧の降 下を緩和することができる。

【0012】また、上記目的を達成するため、本発明 は、クロックソースを低速クロックから高速クロックに 切り替える際に、クロックスピードを段階的に速くする ことを特徴とする。この発明によれば、クロックスピー ドが徐々に速くなるので、消費電流の変化幅が少しずつ になり、内部電圧の降下を緩和することができる。ま た、この発明において、クロックスピードを一段階速く する毎に一旦スリープモードへ遷移し、通常モードへ復 帰後にもう一段階速いスピードに切り替える構成として 50 を出力する。Cユニット4は、ISLACKとXSLA

もよい。そうすれば、スリープモードに移行することに よって、上述したように、内部電圧が復帰するまで保証 電圧を保持することができ、またスリープモードへの移 行時の状態を保持することができる。

[0013]

【発明の実施の形態】以下に、本発明の実施の形態につ いて図面を参照しつつ詳細に説明する。図1は、本発明 にかかるクロック制御ユニットを搭載したマイクロコン トローラの要部を示すブロック図である。このマイクロ 10 コントローラ3は、クロックの切り替え制御をおこなう Cユニット(C-unit) 4、CPU本体(コア)となるE ユニット(E-unit) 31、および外部バスインターフェ ースの制御をおこなうTユニット(T-unit)32が内部 バス33に接続された構成となっている。

【OO14】Cユニット4は、たとえば、外部発振入力 (X0) を2分周する2分周器(1/2) 41、外部発振 入力 (X0) を逓倍する P L L 4 2 、および 2 分周器 4 1の出力クロックおよび P L L 4 2の出力クロックのい ずれか一方を選択する3個のセレクタ53,54,55 を有する。セレクタ53,54,55はクロックソース 切り替えレジスタ44の格納値に応じてクロックの選択 をおこなう。2分周器41およびPLL42は、それぞ れ低速クロックを供給する低速クロック供給手段、およ び高速クロックを供給する高速クロック供給手段として の機能を有する。セレクタ53,54,55は低速クロ ックと高速クロックのいずれか一方を選択する選択手段 としての機能を有する。クロックソース切り替えレジス タ44はセレクタ53、54、55の出力クロックの選 択を制御する制御手段としての機能を有する。

【0015】また、Cユニット4は、セレクタ53,5 4, 55の出力クロックをそれぞれ分周して、CPU本 体向けのクロックCLKBを出力するCLKB用nb分 周器(1/nb) 45、外部バスインターフェース向けのク ロックCLKTを出力するCLKT用nt分周器(1/n t) 46、および周辺回路向けのクロックCLKPを出 力するCLKP用np分周器(1/np)47を分周手段と して有する。これらCLKB用nb分周器(1/nb) 4 5、CLKT用nt分周器(1/nt)46、CLKP用np 分周器(1/np) 4 7 の分周比は、分周比設定手段である 40 分周設定レジスタ48の格納値に応じて設定される。

【0016】クロックソース切り替えレジスタ44は、 クロック切り替え要求(レジスタライト)がおこなわれ ると、Eユニット31に対してスリープリクエスト信号 SLREQを出力し、CPU動作の停止要求をおこな う。CPUの動作停止が可能な状態であれば、Eユニッ ト31はCユニット4にスリープアクノリッジ信号IS LACKを出力する。また、Tユニット32も、動作中 でなければ、Cユニット4にスリープ状態に遷移しても よいことを表すスリープアクノリッジ信号XSLACK

CKの2つのスリープアクノリッジ信号のアンド論理を とり、スリープ許可信号BSLEEPを出力するアンド 回路 (AND) 52を有する。

【0017】また、Cユニット4は、セレクタ53.5 4,55のそれぞれに対してクロックの切り替えタイミ ングを制御する切り替えタイミング制御回路51を有す る。この切り替えタイミング制御回路51は、現クロッ クより速いクロックへの切り替え対象となるユニット、 たとえばEユニット31やTユニット32に対して、通 常状態からスリープ状態へ遷移するタイミング、および 10 スリープ状態から通常状態へ遷移するタイミングの制御 をおこなう。したがって、切り替えタイミング制御回路 51はスリープ制御手段としての機能を有する。

【0018】切り替えタイミング制御回路51はスリー プ許可信号BSLEEPを受け取ると、クロックソース 切り替え信号とスリープ信号ESLEEP、TSLEE Pを生成する。クロックソース切り替え信号はクロック ソース切り替えレジスタ44の格納値に基づいて生成さ れ、各セレクタ53, 54, 55に供給される。ESL EEPで表されるスリープ信号はEユニット31に供給 20 される。TSLEEPで表されるスリープ信号はTユニ ット32に供給される。切り替えタイミング制御回路5 1は、クロックソース切り替え信号の出力タイミングと スリープ信号ESLEEP、TSLEEPの出力タイミ ングの前後関係を制御することが可能となっている。

【0019】上述した構成のマイクロコントローラ3で は、そのリセット解除後に、まず2分周器41により外 部発振入力(X0)の2分周で動作する。この2分周で 動作している期間に各種初期化動作がおこなわれる。つ づいて、PLL42の逓倍率が設定され、PLL42の 30 発振が安定した後、分周設定レジスタ48に、目的の周 波数になるように分周比が設定される。その後、内部回 路への供給クロックを外部発振入力(X0)の2分周か らPLL系クロックへ切り替えるために、クロックソー ス切り替えレジスタ44に「1」を書き込んでPLL4 2をイネーブルさせる。

【0020】これと同時、または相前後して、切り替え タイミング制御回路51により、クロック切り替え対象 ユニットのクロックを停止させてスリープ状態に遷移さ せ、消費電力を抑える。その後、タイマ等によりウェイ ク・アップ割り込み要因を発生させ、実動作安定待ち時 間の経過後、ウェイク・アップ割り込み要因によりスリ ープ要求を取り下げてクロック切り替え対象ユニットの クロック動作許可をおこなう。

【0021】つぎに、クロックソースの切り替えタイミ ングと、クロック切り替え対象ユニットの状態遷移タイ ミングとの前後関係、および各前後関係における消費電 流Iccおよび内部電圧Vccの変化について説明す る。図2は、クロックソースを低速から高速に切り替え る際に、クロック切り替え対象ユニットをスリープ状態 50 せ、切り替えたクロックの発振および内部電圧が安定し

へ遷移させてからクロックの切り替えをおこない、切り 替えたクロックの発振および内部電圧が安定した後にス リープ状態から通常状態へ復帰させる場合の消費電流I

c c および内部電圧 V c c の変化を示す波形図である。

【0022】図3は、クロックソースを低速から高速に 切り替える際に、クロックの切り替えをおこなった後に クロック切り替え対象ユニットをスリープ状態へ遷移さ せ、切り替えたクロックの発振および内部電圧が安定し た後にスリープ状態から通常状態へ復帰させる場合の消 費電流Іссおよび内部電圧Vссの変化を示す波形図 である。

【0023】図4は、クロックソースを低速から高速に 切り替える際に、クロックの切り替えと同時にクロック 切り替え対象ユニットをスリープ状態へ遷移させ、切り 替えたクロックの発振および内部電圧が安定した後にス リープ状態から通常状態へ復帰させる場合の消費電流I c c および内部電圧 V c c の変化を示す波形図である。 図2~図4に示すいずれの場合でも、内部電圧 V c c は 安定するまでの間、保証電圧よりも高い電圧に保持され る。

【0024】図5は、クロックを切り替えた複数のユニ ットを一時にではなく、2回以上、たとえば図示例では 3回に分けてスリープ状態から通常状態へ復帰させる場 合の消費電流Іссおよび内部電圧Vссの変化を示す 波形図である。これは、たとえばEユニット31に供給 したスリープ信号ESLEEPの解除と、Tユニット3 2に供給したスリープ信号TSLEEPの解除を同時で はなく、異なるタイミングでおこなうものである。図5 に示す場合も、内部電圧Vccは安定するまでの間、保 証電圧よりも高い電圧に保持される。

【0025】図6は、クロックソースを低速から高速に 切り替える際に、あるクロック切り替え対象ユニットを スリープ状態へ遷移させてからクロックの切り替えをお こない、切り替えたクロックの発振および内部電圧が安 定した後にスリープ状態から通常状態へ復帰させてか ら、別のユニットのクロック切り替えについて同様のこ とをおこなう場合の消費電流 I c c および内部電圧 V c cの変化を示す波形図である。

【0026】図7は、クロックソースを低速から高速に 切り替える際に、あるクロック切り替え対象ユニットに ついてクロック切り替えをおこなった後にスリープ状態 へ遷移させ、切り替えたクロックの発振および内部電圧 が安定した後にスリープ状態から通常状態へ復帰させて から、別のユニットのクロック切り替えについて同様の ことをおこなう場合の消費電流Iccおよび内部電圧V c c の変化を示す波形図である。

【0027】図8は、クロックソースを低速から高速に 切り替える際に、あるクロック切り替え対象ユニットに ついてクロック切り替えと同時にスリープ状態へ遷移さ た後にスリープ状態から通常状態へ復帰させてから、別のユニットのクロック切り替えについて同様のことをおこなう場合の消費電流 I c c および内部電圧 V c c の変化を示す波形図である。図6~図8に示すいずれの場合でも、各ユニットに対するクロック切り替え時に、内部電圧 V c c は安定するまでの間、保証電圧よりも高い電圧に保持される。

【0028】図9は、クロックソースを低速から高速に切り替える際に、クロックスピードを段階的に速くなるように切り替える場合の消費電流 I c c および内部電圧 V c c の変化を示す波形図である。この場合には、クロックスピードの切り替え後、内部電圧 V c c が安定した後にクロックスピードを一段速くする。

【0029】図10は、クロックソースを低速から高速に切り替える際に、クロックスピードを段階的に速くするとともに、クロックスピードを一段階速くするたびに、その直後にスリープ状態へ遷移させ、速くしたクロックの発振および内部電圧が安定した後にスリープ状態から通常状態へ復帰させる場合の消費電流 I c c および内部電圧 V c c の変化を示す波形図である。図9および図10に示すいずれの場合でも、クロックを段階的に速くするたびに、内部電圧 V c c は安定するまでの間、保証電圧よりも高い電圧に保持される。

【0030】つぎに、上述したクロックソースの切り替えおよびクロック切り替え対象ユニットの状態遷移のタイミング制御をソフトウェアでおこなう場合の処理手順について説明する。このタイミング制御をソフトウェアでおこなう場合には、CPUが、このソフトウェアのプログラムを記憶したROMなどからそのプログラムを読み出して実行する。その際、CPUはワークエリアとしてRAMなどを利用する。

【0031】図11は、図2に示すクロックソースの切り替えおよびクロック切り替え対象ユニットの状態遷移のタイミング制御をソフトウェアでおこなう場合の処理手順を示すフローチャートである。図11に示すように、まずリセット解除後に、2分周器41により外部発振入力(X0)の2分周で動作させ、この期間にPLL42の逓倍率の設定など、各種初期設定をおこなう(ステップS111)。つづいて、PLL42の発振が安定した後(ステップS112)、クロック切り替え対象ユ 40ニットをスリープ状態に遷移させる(ステップS113)。

【0032】その後、PLL42をイネーブルさせて、内部回路への供給クロックを外部発振入力(X0)の2分周からPLL系クロックへ切り替える(ステップS114)。また、n分周器45,46,47の分周比を設定する。そして、ウェイク・アップ割り込み要因が発生するまで待機する(ステップS115)。実動作安定待ち時間の経過後、ウェイク・アップ割り込み要因によりスリープ解除をおこない、クロック切り替え対象ユニッ

トのクロック動作許可をおこなう(ステップS 1 1 6)。これによって高速動作が可能となる。そして処理を終了する。

10

【0033】なお、図3に示すクロックソースの切り替えおよびクロック切り替え対象ユニットの状態遷移のタイミング制御をソフトウェアでおこなう場合には、図11に示すフローチャートにおいて、スリープ状態に遷移させるステップ(ステップS113)と、PLL42をイネーブルさせるステップ(ステップS114)との順序を入れ替えればよい。また、図4に示すクロックソースの切り替えおよびクロック切り替え対象ユニットの状態遷移のタイミング制御をソフトウェアでおこなう場合には、図11に示すフローチャートにおいて、スリープ状態に遷移させるステップ(ステップS113)と、PLL42をイネーブルさせるステップ(ステップS114)とを同時におこなうようにすればよい。

【0034】図12は、図5に示す段階的にスリープ状態から復帰させる制御の処理手順を示すフローチャートである。図12に示すように、まずリセット解除後に、2分周器41により外部発振入力(X0)の2分周で動作させ、この期間にPLL42の逓倍率の設定など、各種初期設定をおこなう(ステップS121)。つづいて、PLL42の発振が安定した後(ステップS122)、すべてのクロック切り替え対象ユニットをスリープ状態に遷移させる(ステップS123)。

【0035】その後、PLL42をイネーブルさせて、内部回路への供給クロックを外部発振入力(X0)の2分周からPLL系クロックへ切り替える(ステップS124)。また、n分周器45,46,47の分周比を設定する。そして、ウェイク・アップ割り込み要因が発生するまで待機する(ステップS125)。実動作安定待ち時間の経過後、一部のクロック切り替え対象ユニットに対して、ウェイク・アップ割り込み要因によりスリープ解除をおこない、その一部のクロック切り替え対象ユニットのクロック動作許可をおこなう(ステップS126)。

【0036】すべてのクロック切り替え対象ユニットのスリープ解除が終了するまで、スリープ状態のクロック切り替え対象ユニットに対して順次ウェイク・アップ割り込み要因によるスリープ解除をおこなう。すべてのクロック切り替え対象ユニットのスリープ解除が終了し、全クロックが復帰したら(ステップS127)、処理を終了する。なお、スリープ状態に遷移させるステップ(ステップS123)と、PLL42をイネーブルさせるステップ(ステップS124)とは実行順序を逆にしたり、同時におこなうようにすることも可能である。

【0037】図13は、図6に示すクロックソースの切り替えおよびクロック切り替え対象ユニットの状態遷移のタイミング制御をソフトウェアでおこなう場合の処理 50 手順を示すフローチャートである。図13に示すよう

に、まずリセット解除後に、2分周器41により外部発振入力(X0)の2分周で動作させ、この期間にPLL42の逓倍率の設定など、各種初期設定をおこなう(ZテップS131)。つづいて、PLL42の発振が安定した後(ZテップS132)、一部のクロック切り替え対象ユニットをスリープ状態に遷移させる(ZテップS133)。

【0038】その後、PLL42をイネーブルさせて、スリープ状態のクロック切り替え対象ユニットへの供給クロックを外部発振入力(X0)の2分周からPLL系クロックへ切り替える(ステップS134)。また、n分周器45,46,47の分周比を設定する。そして、ウェイク・アップ割り込み要因が発生するまで待機する(ステップS135)。実動作安定待ち時間の経過後、スリープ状態のクロック切り替え対象ユニットに対してウェイク・アップ割り込み要因によりスリープ解除をおこない、クロック切り替え対象ユニットのクロック動作許可をおこなう(ステップS136)。

【0039】すべてのクロック切り替え対象ユニットのクロック切り替えが終了するまで、残りのクロック切り 20 替え対象ユニットの一部または全部に対して、スリープ状態への遷移(ステップS133)、PLL系クロックへの切り替え(ステップS134)、ウェイク・アップ割り込み要因の発生待ち(ステップS135)、およびスリープ解除(ステップS136)をおこなう。すべてのクロック切り替え対象ユニットのクロック切り替えが終了したら(ステップS137)、処理を終了する。なお、スリープ状態に遷移させるステップ(ステップS133)と、PLL42をイネーブルさせるステップ(ステップS134)とは実行順序を逆にしたり、同時にお 30 こなうようにすることも可能ある。

【0040】図14は、図9に示すクロックスピードを

段階的に速くする制御をソフトウェアでおこなう場合の 処理手順を示すフローチャートである。図14に示すように、まずリセット解除後に、2分周器41により外部 発振入力(X0)の2分周で動作させ、この期間に各種 初期設定をおこなう。この初期設定において、所要の周 波数 n を設定し、PLL42の逓倍率を設定する(ステップS141)。つづいて、PLL42の発振が安定するのを待ち(ステップS142)、PLL42をイネー 40 ブルさせて、内部回路への供給クロックを外部発振入力 (X0)の2分周からPLL系クロックへ切り替える。 【0041】また、n分周器45, 46, 47の分周比を設定し、出力周波数を $n \times 1/2$ とする(ステップS144)、mの値がゼロになるまでmの値を1

ずつデクリメントして(ステップSI46)、クロックスピードを段階的に上げていく。なお、デクリメントす

る数は1には限定されず、また、一定数ずつでなくても

よい。mの値がゼロになったら(ステップS145)、

処理を終了する。

【0042】図15は、図10に示すスリープ状態にしながらクロックスピードを段階的に速くする制御をソフトウェアでおこなう場合の処理手順を示すフローチャートである。図15に示すように、まずリセット解除後に、2分周器41により外部発振入力(X0)の2分周で動作させ、この期間に各種初期設定をおこなう。この初期設定において、所要の周波数nを設定し、PLL42の逓倍率を設定する(ステップS151)。

10 【0043】つづいて、PLL42の発振が安定するのを待ち(ステップS152)、PLL42をイネーブルさせて、内部回路への供給クロックを外部発振入力(X0)の2分周からPLL系クロックへ切り替える。また、n分周器45,46,47の分周比を設定し、出力周波数をn×1/2™とする(ステップS153)。また、クロック切り替え対象ユニットをスリープ状態に遷移させる(ステップS154)。ウェイク・アップ割り込み要因が発生するまで待機し(ステップS155)、実動作安定待ち時間の経過後、ウェイク・アップ割り込み要因が発生するまで待機し(ステップS155)、実動作安定待ち時間の経過後、ウェイク・アップ割り込み要因によりスリープ解除をおこない、クロック切り替え対象ユニットのクロック動作許可をおこなう(ステップS156)。

【0044】そして、mの値がゼロになるまでmの値を 1 ずつデクリメントし(ステップS158)、クロックスピードを一段階ずつ上げる。なお、デクリメントする数は 1 には限定されず、また、一定数ずつでなくてもよい。クロックスピードを上げるたびにスリープ状態への遷移およびスリープ解除をおこなう。このようにしてクロックスピードを段階的に上げていく。そして、mの値がゼロになったら(ステップS157)、処理を終了する。なお、PLL42をイネーブルさせるステップ(ステップS153)と、スリープ状態に遷移させるステップ(ステップS153)とは実行順序を逆にしたり、同時におこなうようにすることも可能である。

【0045】上述した実施の形態によれば、クロックソースを低速クロックから高速クロックに切り替える際に、クロックソースの切り替えと同時または相前後してクロック切り替え対象となるユニットを一旦スリープモードに遷移させることによって、内部抵抗が大きくなって消費電流が減るので、電圧降下が緩慢になり、内部電圧が復帰するまで保証電圧を保持することができる。また、クロック切り替え対象となるユニットにおいて、スリープモードへの移行時の状態が保持される。したがって、クロックソースの切り替え時に、誤動作が発生するのを回避することができる。

【0046】また、上述した実施の形態によれば、クロックソースを低速クロックから高速クロックに切り替える際に、クロックスピードを段階的に速くすることによって、消費電流の変化幅を少しずつにして内部電圧の降50 下を緩和することができるので、内部電圧が復帰するま

14

で保証電圧を保持することができる。したがって、この 場合にもクロックソースの切り替え時に、誤動作が発生 するのを回避することができる。

【0047】以上において本発明は、上述した実施の形 態に限らず、種々変更可能である。たとえば、すべての クロック切り替え対象ユニットに対して同時にスリープ 解除をおこなってもよいし、クロック切り替え対象ユニ ットのうちの一部ずつに対してスリープ解除をおこなっ てもよい。また、すべてのクロック切り替え対象ユニッ トに対して同時にクロックの切り替えをおこなってもよ 10 いし、クロック切り替え対象ユニットのうちの一部ずつ に対してクロックの切り替えをおこなってもよい。ま た、周波数の切り替え対象となるクロックの数は、CL KB、CLKTおよびCLKPの3個に限らず、1個、 2個または4個以上でもよい。また、外部クロック(外 部発振入力)の数は2個以上でもよい。

【0048】(付記1)低速クロックを供給する低速ク ロック供給手段と、前記低速クロックよりも周波数の高 い高速クロックを供給する高速クロック供給手段と、前 記低速クロック供給手段から出力された低速クロックと 前記高速クロック供給手段から出力された高速クロック のいずれか一方を選択する選択手段と、前記選択手段に よる出力クロックの選択を制御する制御手段と、現クロ ックより速いクロックへの切り替え対象となる1または 2以上のユニットに、前記選択手段が前記現クロックよ り速いクロックを選択して出力する前に当該ユニットを スリープ状態に遷移させ、かつ前記現クロックより速い クロックが出力された後に当該ユニットを通常状態に遷 移させるスリープ制御手段と、を具備することを特徴と するクロック制御装置。

【0049】(付記2)低速クロックを供給する低速ク ロック供給手段と、前記低速クロックよりも周波数の高 い高速クロックを供給する高速クロック供給手段と、前 記低速クロック供給手段から出力された低速クロックと 前記高速クロック供給手段から出力された高速クロック のいずれか一方を選択する選択手段と、前記選択手段に よる出力クロックの選択を制御する制御手段と、現クロ ックより速いクロックへの切り替え対象となる1または 2以上のユニットに、前記選択手段が前記現クロックよ り速いクロックを選択して出力した直後に当該ユニット をスリープ状態に遷移させ、かつその後に再び当該ユニ ットを通常状態に遷移させるスリープ制御手段と、を具 備することを特徴とするクロック制御装置。

【0050】(付記3)低速クロックを供給する低速ク ロック供給手段と、前記低速クロックよりも周波数の高 い高速クロックを供給する高速クロック供給手段と、前 記低速クロック供給手段から出力された低速クロックと 前記高速クロック供給手段から出力された高速クロック のいずれか一方を選択する選択手段と、前記選択手段に よる出力クロックの選択を制御する制御手段と、現クロ 50 ックより速いクロックへの切り替え対象となる複数のユ

ックより速いクロックへの切り替え対象となる1または 2以上のユニットに、前記選択手段が前記現クロックよ り速いクロックを選択して出力すると同時に当該ユニッ トをスリープ状態に遷移させ、かつその後に再び当該ユ ニットを通常状態に遷移させるスリープ制御手段と、を 具備することを特徴とするクロック制御装置。

【0051】(付記4)前記現クロックより速いクロッ クへの切り替え対象となるユニットが複数ある場合、前 記スリープ制御手段は、前記現クロックより速いクロッ クへの切り替え時にスリープ状態に遷移させた複数のユ ニットを2回以上に分けて通常状態に遷移させることを 特徴とする付記1~3のいずれか一つに記載のクロック

【0052】(付記5)低速クロックを供給する低速ク ロック供給手段と、前記低速クロックよりも周波数の高 い高速クロックを供給する高速クロック供給手段と、前 記低速クロック供給手段から出力された低速クロックと 前記高速クロック供給手段から出力された高速クロック のいずれか一方を選択する選択手段と、前記選択手段に よる出力クロックの選択を制御する制御手段と、現クロ ックより速いクロックへの切り替え対象となる複数のユ ニットに対し、1または2以上のユニット毎にまとめ て、前記選択手段が前記現クロックより速いクロックを 選択して出力する前に当該ユニットをスリープ状態に遷 移させ、かつ前記現クロックより速いクロックが出力さ れた後に当該ユニットを通常状態に遷移させるスリープ 制御手段と、を具備することを特徴とするクロック制御 装置。

【0053】(付記6)低速クロックを供給する低速ク 30 ロック供給手段と、前記低速クロックよりも周波数の高 い高速クロックを供給する高速クロック供給手段と、前 記低速クロック供給手段から出力された低速クロックと 前記高速クロック供給手段から出力された高速クロック のいずれか一方を選択する選択手段と、前記選択手段に よる出力クロックの選択を制御する制御手段と、現クロ ックより速いクロックへの切り替え対象となる複数のユ ニットに対し、1または2以上のユニット毎にまとめ て、前記選択手段が前記現クロックより速いクロックを 選択して出力した直後に当該ユニットをスリープ状態に 遷移させ、かつその後に再び当該ユニットを通常状態に 遷移させるスリープ制御手段と、を具備することを特徴 とするクロック制御装置。

【0054】(付記7)低速クロックを供給する低速ク ロック供給手段と、前記低速クロックよりも周波数の高 い高速クロックを供給する高速クロック供給手段と、前 記低速クロック供給手段から出力された低速クロックと 前記高速クロック供給手段から出力された高速クロック のいずれか一方を選択する選択手段と、前記選択手段に よる出力クロックの選択を制御する制御手段と、現クロ

ニットに対し、1または2以上のユニット毎にまとめ て、前記選択手段が前記現クロックより速いクロックを 選択して出力すると同時に当該ユニットをスリープ状態 に遷移させ、かつその後に再び当該ユニットを通常状態 に遷移させるスリープ制御手段と、を具備することを特 徴とするクロック制御装置。

【0055】(付記8)低速クロックを供給する低速ク ロック供給手段と、前記低速クロックよりも周波数の高 い高速クロックを供給する高速クロック供給手段と、前 記低速クロック供給手段から出力された低速クロックと 前記高速クロック供給手段から出力された高速クロック のいずれか一方を選択する選択手段と、前記選択手段に よる出力クロックの選択を制御する制御手段と、前記選 択手段により選択されて出力された高速クロックを分周 する分周手段と、前記分周手段が現クロックより速いク ロックへの切り替え対象となるユニットに供給するクロ ックが段階的に速くなるように、前記分周手段の分周比 を設定する分周比設定手段と、を具備することを特徴と するクロック制御装置。

【0056】(付記9)前記現クロックより速いクロッ クへの切り替え対象となるユニットに、前記分周手段が 分周比の異なるクロックを出力するたびに、前記分周比 の異なるクロックの出力直後に当該ユニットをスリープ 状態に遷移させ、かつその後に再び当該ユニットを通常 状態に遷移させるスリープ制御手段をさらに具備するこ とを特徴とする付記8に記載のクロック制御装置。

【0057】(付記10)現クロックより速いクロック への切り替え対象となる1または2以上のユニットをス リープ状態に遷移させる工程と、スリープ状態の当該ユ ニットに供給するクロックを前記現クロックより速いク 30 ロックに切り替える工程と、前記現クロックより速いク ロックに切り替えた当該ユニットを通常状態に遷移させ る工程と、を含むことを特徴とするクロック制御方法。

【0058】(付記11)現クロックより速いクロック への切り替え対象となる1または2以上のユニットに供 給するクロックを前記現クロックより速いクロックに切 り替える工程と、前記現クロックより速いクロックに切 り替えた当該ユニットをスリープ状態に遷移させる工程 と、スリープ状態の当該ユニットを通常状態に遷移させ る工程と、を含むことを特徴とするクロック制御方法。

【0059】(付記12)現クロックより速いクロック への切り替え対象となる1または2以上のユニットに前 記現クロックより速いクロックを供給すると同時に当該 ユニットをスリープ状態に遷移させる工程と、スリープ 状態の当該ユニットを通常状態に遷移させる工程と、を 含むことを特徴とするクロック制御方法。

【0060】(付記13)前記現クロックより速いクロ ックへの切り替え対象となるユニットが複数ある場合、 前記現クロックより速いクロックへの切り替え時にスリ ープ状態に遷移させた複数のユニットを2回以上に分け 50 することができるので、内部電圧が復帰するまで保証電

て通常状態に遷移させることを特徴とする付記10~1

【0061】(付記14)現クロックより速いクロック への切り替え対象となるユニットをスリープ状態に遷移 させる工程と、スリープ状態の当該ユニットに供給する クロックを前記現クロックより速いクロックに切り替え る工程と、前記現クロックより速いクロックに切り替え た当該ユニットを通常状態に遷移させる工程と、を1ま

たは2以上のユニット毎にまとめておこなうことを特徴

とするクロック制御方法。

16

2のいずれか一つに記載のクロック制御方法。

【0062】(付記15)現クロックより速いクロック への切り替え対象となるユニットに供給するクロックを 前記現クロックより速いクロックに切り替える工程と、 前記現クロックより速いクロックに切り替えた当該ユニ ットをスリープ状態に遷移させる工程と、スリープ状態 の当該ユニットを通常状態に遷移させる工程と、を1ま たは2以上のユニット毎にまとめておこなうことを特徴 とするクロック制御方法。

【0063】(付記16)現クロックより速いクロック 20 への切り替え対象となるユニットに前記現クロックより 速いクロックを供給すると同時に当該ユニットをスリー プ状態に遷移させる工程と、スリープ状態の当該ユニッ トを通常状態に遷移させる工程と、を1または2以上の ユニット毎にまとめておこなうことを特徴とするクロッ ク制御方法。

【0064】(付記17)現クロックより速いクロック への切り替え対象となるユニットにクロックを段階的に 速くなるように供給することを特徴とするクロック制御 方法。

【0065】(付記18)前記現クロックより速いクロ ックへの切り替え対象となるユニットに供給するクロッ クが速くなるたびに、前記高速化されたクロックの出力 直後に当該ユニットをスリープ状態に遷移させた後に再 び当該ユニットを通常状態に遷移させることを特徴とす る付記17に記載のクロック制御方法。

[0066]

【発明の効果】本発明によれば、クロックソースを低速 クロックから高速クロックに切り替える際に、クロック 切り替え対象となるユニットを一旦スリープモードに移 40 行することによって、内部抵抗が大きくなり、電圧降下 の時間軸に対する度合いがさがるので、内部電圧が復帰 するまで保証電圧を保持することができる。また、スリ ープモードへの移行時の状態が保持される。したがっ て、クロックソースの切り替え時に、誤動作が発生する のを回避することができる。

【0067】また、別の発明によれば、クロックソース を低速クロックから高速クロックに切り替える際に、ク ロックスピードを段階的に速くすることによって、消費 電流の変化幅が少しずつになり、内部電圧の降下を緩和 (10)

圧を保持することができる。したがって、クロックソー スの切り替え時に、誤動作が発生するのを回避すること ができる。

【図面の簡単な説明】

【図1】本発明にかかるクロック制御ユニットを搭載し たマイクロコントローラの要部を示すブロック図であ

【図2】図1に示すクロック制御ユニットにおいてスリ ープ状態にしてからクロックの切り替えをおこなう場合 す波形図である。

【図3】図1に示すクロック制御ユニットにおいてクロ ックを切り替えてからスリープ状態にする場合のクロッ ク遷移時の電流および電圧の変化を模式的に示す波形図 である。

【図4】図1に示すクロック制御ユニットにおいてクロ ックの切り替えと同時にスリープ状態にする場合のクロ ック遷移時の電流および電圧の変化を模式的に示す波形 図である。

【図5】図1に示すクロック制御ユニットにおいてスリ ープ状態から通常状態へ段階的に復帰させる場合の電流 および電圧の変化を模式的に示す波形図である。

【図6】図1に示すクロック制御ユニットにおいてユニ ット毎にスリープ状態にしてからクロックの切り替えを おこなう場合のクロック遷移時の電流および電圧の変化 を模式的に示す波形図である。

【図7】図1に示すクロック制御ユニットにおいてユニ ット毎にクロックを切り替えてからスリープ状態にする 場合のクロック遷移時の電流および電圧の変化を模式的 に示す波形図である。

【図8】図1に示すクロック制御ユニットにおいてユニ ット毎にクロックの切り替えと同時にスリープ状態にす る場合のクロック遷移時の電流および電圧の変化を模式 的に示す波形図である。

【図9】図1に示すクロック制御ユニットにおいてクロ ックスピードを段階的に速くなるように切り替える場合 の電流および電圧の変化を模式的に示す波形図である。

【図10】図1に示すクロック制御ユニットにおいてス

18

リープ状態にしながらクロックスピードを段階的に速く なるように切り替える場合の電流および電圧の変化を模 式的に示す波形図である。

【図11】図2に示すクロックソースの切り替えおよび クロック切り替え対象ユニットの状態遷移のタイミング 制御をソフトウェアでおこなう場合の処理手順を示すフ ローチャートである。

【図12】図5に示す段階的にスリープ状態から復帰さ のクロック遷移時の電流および電圧の変化を模式的に示 10 せる制御をソフトウェアでおこなう場合の処理手順を示 すフローチャートである。

> 【図13】図6に示すクロックソースの切り替えおよび クロック切り替え対象ユニットの状態遷移のタイミング 制御をソフトウェアでおこなう場合の処理手順を示すフ ローチャートである。

> 【図14】図9に示すクロックスピードを段階的に速く する制御をソフトウェアでおこなう場合の処理手順を示 すフローチャートである。

【図15】図10に示すスリープ状態にしながらクロッ 20 クスピードを段階的に速くする制御をソフトウェアでお こなう場合の処理手順を示すフローチャートである。

> 【図16】従来のクロック制御ユニットを搭載したマイ クロコントローラの要部を示すブロック図である。

> 【図17】図16に示す従来のクロック制御ユニットに よるクロック遷移時の電流および電圧の変化を模式的に 示す波形図である。

【符号の説明】

4 Cユニット (クロック制御ユニット)

41 2分周器(低速クロック供給手段)

42 PLL (高速クロック供給手段)

4.4 クロックソース切り替えレジスタ (制御手段)


45, 46, 47 n分周器(分周手段)

48 分周設定レジスタ(分周比設定手段)

51 切り替えタイミング制御回路(スリープ制御手 段)


53, 54, 55 セレクタ (選択手段)

【図1】 本発明にかかるクロック制御ユニットを搭載したマイクロコントローラの要部を示すブロック図



【図2】


図!に示すクロック制御ユニットにおいてスリーブ状態にしてから クロックの切り替えをおこなう場合のクロック遷移時の電流および電圧の 変化を模式的に示す波形図




[図3]

図1に示すクロック制御ユニットにおいてクロックを切り替えてからスリーブ 状態にする場合のクロック遷移時の電流および電圧の変化を模式的に示す波形図 【図4】

図1に示すクロック制御ユニットにおいてクロックの切り替えと同時にスリープ 状態にする場合のクロック遷移時の電流および電圧の変化を模式的に示す波形図







【図5】

図1に示すクロック制御ユニットにおいてスリープ状態から通常状態へ 段階的に復帰させる場合の電流および電圧の変化を模式的に示す波形図

【図9】


図1に示すクロック制御ユニットにおいてクロックスピードを段階的に 速くなるように切り替える場合の電流および電圧の変化を模式的に示す波形図






【図6】

図1に示すクロック制御ユニットにおいてユニット毎にスリープ状態にしてからクロックの切り替えを おこなう場合のクロック運移時の電流および電圧の変化を構式的に示す波形図




【図7】
図1に示すクロック制御ユニットにおいてユニット毎にクロックを切り替えてからスリーブ状態にする場合のクロック運移時の電流および電圧の変化を模式的に示す波形図



【図8】

図1に示すクロック制御ユニットにおいてユニット毎にクロックの切り替えと同時に
スリーブ状態にする場合のクロック選移時の電流および電圧の変化を模式的に示す波形図





【図10】

図1に示すクロック制御ユニットにおいてスリーブ状態にしながらクロックスピード を段階的に速くなるように切り替える場合の電流および電圧の変化を模式的に示す波形図

【図11】

図 2 に示すクロックソースの切り替えおよびクロック切り替え対象 ユニットの状態進移のタイミング制御をソフトウェアで おこなう場合の処理手順を示すフローチャート







【図12】

図5に示す段階的にスリープ状態から復帰させる制御を ソフトウェアでおこなう場合の処理手順を示すフローチャート

【図13】

図 6 に示すクロックソースの切り替えおよびクロック切り替え対象ユニット の状態遷移のタイミング制御をソフトウェアでおこなう場合の処理手順を 示すフローチャート






【図14】

図9に示すクロックスピードを段階的に速くする制御をソフトウェア でおこなう場合の処理手順を示すフローチャート

【図15】

図10に示すスリーブ状態にしながらクロックスピードを段階的に速くする 制御をソフトウェアでおこなう場合の処理手順を示すフローチャート




START n:所要の周波数 初期設定f=nHz ~S151 m:整数 発振安定待ち PLL切り替え S153 n×1/2^m スリーフ゜・イネーフ・ル ~S154 S155 1219 . 797 ? m=m-1 ~S158 **∳** Yes スリープ解除 -S156 S157 m=0 ? **y** Yes **END**


【図16】

従来のクロック制御ユニットを搭載したマイクロコントローラの 要部を示すブロック図

【図17】

図16に示す従来のクロック制御ユニットによるクロック遷移時の 電流および電圧の変化を模式的に示す波形図





フロントページの続き

(72) 発明者 原 章雄

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 北川 宏二

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

F ターム(参考) 5B079 AA07 BA04 BC05 BC07 DD05

5J055 AX12 AX21 AX59 BX03 CX00

DX01 EX02 EZ00 EZ13 EZ25

EZ29 EZ30 EZ33 EZ39 GX01

GX04